Los objetivos del proyecto conciernen la realización de estudios algorítmicos, metodológicos y arquitecturales, para finalmente alcanzar el objetivo final que consiste en la puesta en operación e implantación en hardware (HW) de algoritmos de igualación y codificación-decodificación de canal, iterativos, tanto para turbo códigos como para códigos LDPC (low density parity check codes). Preponderantemente para, por un lado, llevar a cabo de manera conjunta la decodificación canal, y por otro, la eliminación de interferencias entre símbolos (o igualación de canal). Lo anterior con el propósito de obtener realizaciones algorítmicas en hardware (HW) para alcanzar una alta calidad en la recepción de las señales más comunes en los sistemas de comunicaciones digitales: voz, audio, imágenes, vídeo, etc., así como una baja probabilidad de error, a pesar de la baja relación señal a ruido (SNR) que se tiene en varios sistemas de comunicaciones actuales, como son los inalámbricos, o las redes de tipo INTERNET._x000D_ _x000D_ Por tal motivo, en este proyecto nos fijamos como objetivo el proponer un método eficiente para la determinación óptima de la longitud de palabra de las variables de los algoritmos específicos al canal digital en sistemas de comunicaciones tanto cableados como inalámbricos. Particularmente, trabajaremos bajo el contexto de la codificación contra errores y de la igualación de canal, [1], [2], [3], [4], [5], [6], [7], [8], [9], [10]._x000D_ _x000D_ Como estrategia de investigación, tomaremos el trabajo dado en [11] en donde se propone una medida que considera de manera conjunta la complejidad de la implementación y la distorsión, y también se establece un marco original para la optimización automática de la longitud de palabra, y una estrategia para la conversión automática de punto flotante a punto fijo. Para determinar las variables y las operaciones entre ellas que sean más susceptibles de producir mayores errores de precisión, nos apoyaremos en [100], [101] y [102] en donde se propone un enfoque general para el estudio de la generación y la transmisión de errores de cuantización en cualquier algoritmo, y demuestran la manera en que las operaciones básicas de suma, resta, multiplicación y división influencian dicho proceso. Los resultados del uso de esta metodología en los algoritmos de igualación de canal y del decodificador contra errores, los compararemos con los que se obtienen con el uso de la estrategia presentada en [12], en donde se introduce un enfoque novedoso para el control y el análisis del flujo de datos necesario para la conversión, y con los resultados obtenidos con el enfoque empleado en [13], en donde se determina la especificación de punto fijo que minimiza el tiempo de ejecución del código para una restricción de precisión dada._x000D_ _x000D_ El objetivo del proyecto será entonces el de proponer una medida de desempeño que minimice la longitud de la parte real con la restricción de establecer de manera automática la longitud de la parte entera que evite las saturaciones e introduciendo una estrategia de detección de los bits erróneos que nos permita establecer las variables y las operaciones que generan mayores errores de precisión. Como objetivo adyacente, realizaremos el ambiente de simulación que sistematice y acelere las tareas de implementación en aritmética de punto fijo de cualquier algoritmo._x000D_ Para alcanzar el objetivo final se deberá trabajar primeramente en la investigación de la búsqueda de soluciones para las siguientes tres etapas: teórico-algorítmica, algorítmica-simulación y algorítmica-SW/HW, para los algoritmos de igualación de canal y de codificación-decodificación de canal, estos últimos tanto para códigos turbo RCPTC (rate compatible punctured turbo codes), como para códigos LDPC (low density parity check codes), los cuales son los más prometedores para trabajar en canales inalámbricos con baja razón señal a ruido (como es el caso de la telefonía celular de la nueva generación)._x000D_ _x000D_ Luego entonces, la contribución del proyecto en el avance del conocimiento consiste principalmente en encontrar mejoras de concepción, metodológicas y de realización en hardware (HW), que serán formalizadas por medio de algoritmos para la igualación y la codificación de canal. Esas mejoras se podrán cuantificar por medio de una precisión aritmética alta en la implantación de los algoritmos, para alcanzar globalmente una mejor calidad en la recepción de señales (voz, audio, imágenes, vídeo, etc.), para menores tasas binarias de transmisión y condiciones de baja razón señal/ruido. La implantación de los algoritmos en arquitecturas electrónicas con circuitos integrados especializados (ASIC’S, FPGA’S, SOC, MSOC, etc.) [103], [104], con alta precisión numérica, vendrá también a fortalecer la contribución del proyecto en su área del conocimiento.

Dado el marco específico y operacional de una transmisión de señales digitales que involucra:_x000D_ _x000D_ • Un codificador de fuente (caracterizado por sus puntos posibles de operación r-d),_x000D_ • Un codificador de canal (caracterizado por su colección de curvas de corrección de errores y tasas de codificación),_x000D_ • Un igualador (caracterizado por su colección de curvas de probabilidad de error),_x000D_ • Un modem (caracterizado por los parámetros del modem, como: tamaño de la constelación de puntos de operación, potencia de transmisión, etc.)_x000D_ _x000D_ Se espera optimizar la implantación algorítmica con alta precisión numérica en las etapas de igualación de canal y codificación de canal, que permitirá mejorar la recepción de las señales más comunes en los sistemas de transmisión: voz, audio, imágenes, video, etc., con la restricción de la tasa total de bits (para la codificación de fuente y de canal), o bien la potencia de transmisión total (o la energía); y sujeta también a otra restricción, como el ancho de banda y/o el retraso, para aplicaciones de transmisión sobre la internet y comunicaciones inalámbricas._x000D_ _x000D_ Aunque para los objetivos de este proyecto se considerará resuelto, el problema de la asignación de bits en el caso de la codificación conjunta fuente-canal, puede entonces formularse como la búsqueda de la distribución óptima de bits rtotal, entre los bits de la fuente, rfuente (con el propósito de reducir la distorsión de cuantificación) y los bits de paridad del canal, rcanal. Con el propósito de minimizar la distorsión esperada e(d), debida tanto a la cuantificación de la fuente como al ruido del canal. Es decir, se debe encontrar una solución óptima a la ecuación siguiente:_x000D_ min e(d); sujeto a rfuente + rcanal < rtotal_x000D_ {parámetros de la fuente, parámetros del canal}_x000D_ _x000D_ Para este proyecto se considerará el otro punto de investigación de base: desde la aparición de los turbo códigos en 1993 [73] y del redescubrimiento de los códigos LDPC (low density parity check codes) en 1995 [74], originalmente definidos en 1963 [75], se ha encontrado que la decodificación iterativa produce mejores resultados en términos de: probabilidad de bit en error.vs.relación señal a ruido, sobre todo cuando esta última es baja (como es el caso de los canales inalámbricos). Otro objetivo entonces en este proyecto es aplicar estos principios a la igualación y a la decodificación canal._x000D_ _x000D_ Una vez formalizadas, en los objetivos anteriores, las mejoras metodológicas que se harán en la igualación y la codificación de canal, se abordará el principal objetivo del proyecto que consiste en desarrollar la metodología para reducir el tiempo de ciclo del proceso diseño-implementación-validación de los algoritmos definidos para igualación y codificación de canal, con alta precisión numérica, con aritmética de punto fijo en hardware (HW), en arquitecturas electrónicas realizadas con circuitos integrados especializados (ASIC’S, FPGA’S, SOC, MSOC, etc.) Esto nos permitirá lograr metodologías para el diseño y desarrollo de sistemas de procesamiento en tiempo real, utilizando herramientas de conversión automática de la implementación aritmética en punto flotante, a la implementación aritmética en punto fijo._x000D_ _x000D_ Las metas que se pretenden alcanzar con este proyecto son:_x000D_ _x000D_ • Proponer un modelo de sistema que utilice un esquema de codificación de canal (turbo codificación) que sea capaz de realizar una protección contra errores eficiente._x000D_ • Con el propósito de utilizar un ancho de banda reducido, dicho modelo debe considerar que la información a ser transmitida son imágenes comprimidas, que se trabaja con bajas relaciones señal a ruido en el canal, o medio de transmisión, y que finalmente considere un sistema real donde existen limitaciones de memoria y/o capacidad de procesamiento._x000D_ • Analizar los algoritmos para la codificación y decodificación de turbo códigos y códigos LDPC mediante herramientas gráficas._x000D_ • Explotar la estructura del codificador y definir un algoritmo iterativo de decodificación, el cual en base al principio turbo se pueda iterar con la igualación y con la decodificación de canal. estas últimas se concebirán utilizando códigos convolucionales, operando bajo el principio de iteración turbo._x000D_ • Probar que el conjunto igualación y decodificación de canal operando bajo el principio turbo y para un modelo de canales con relación señal a ruido baja (caso de canales inalámbricos), tiene un mejor desempeño que otros esquemas presentados en la literatura para codificación de imágenes y vídeo._x000D_ • Explotar la estructura del codificador y definir un algoritmo iterativo de decodificación, el cual en base al principio turbo se pueda iterar con la igualación y con la decodificación de canal. Estas últimas se concebirán utilizando códigos convolucionales, operando bajo el principio de iteración turbo._x000D_ • Desarrollar la metodología para reducir el tiempo de ciclo del proceso diseño-implementación-validación de los algoritmos definidos para igualación y codificación de canal, con alta precisión numérica, con aritmética de punto fijo en hardware (HW), en arquitecturas electrónicas realizadas con circuitos integrados especializados (ASIC’S, FPGA’S, SOC, MSOC, etc.)_x000D_ • Desarrollar un ambiente de simulación que sistematice y acelere las tareas de implementación en aritmética de punto fijo de cualquier algoritmo. _x000D_ • Formar recursos humanos de alto nivel para el doctorado en ingeniería eléctrica. Las maestrías y las licenciaturas en ingeniería de computación, telecomunicaciones y electrónica, que se imparten en la Facultad de Ingeniería de la UNAM.